A TSMC planeia duplicar a sua capacidade de empacotamento avançado de chips CoWoS até ao final de 2028, com o objetivo de alcançar 260 mil wafers por mês. De acordo com informações avançadas pelo Wccftech, a medida visa responder à elevada procura no mercado da inteligência artificial, aliviar a escassez de componentes para clientes como a NVIDIA e travar a migração de encomendas para fabricantes concorrentes.
Expansão industrial no Arizona e em Taiwan
O plano da empresa prevê escalar o volume dos 130 mil wafers mensais previstos para o final de 2028 para uma meta revista de 260 mil wafers por mês até ao fecho desse mesmo ano. O empacotamento CoWoS estabeleceu-se como a principal solução para os processadores gráficos focados em IA, utilizando ligações verticais (TSVs) em interposers para oferecer elevada largura de banda e reduzida latência.
Para concretizar este aumento de volume, a TSMC vai focar a expansão nas suas instalações do campus do Arizona, nos Estados Unidos, e na unidade AP7 localizada em Taiwan. O reforço da capacidade no Arizona permite reduzir a dependência logística atual, na qual os componentes fabricados em solo norte-americano necessitam de ser transportados por via aérea para Taiwan para concluírem o processo de empacotamento.
Pressão na cadeia de abastecimento favorece concorrentes
A incapacidade da fabricante taiwanesa em satisfazer todos os pedidos fez com que a procura excedente migrasse para outras empresas do setor, como a UMC, a Amkor e a ASE. Em simultâneo, as limitações no fornecimento de CoWoS aceleraram a adoção da tecnologia de empacotamento EMIB-T da Intel, vocacionada para chips de IA personalizados como os desenvolvidos pela Google e pela Amazon. Estima-se que a capacidade equivalente do sistema EMIB-T atinja entre 40 mil e 45 mil wafers por mês até 2028.
Nenhum comentário
Seja o primeiro!