A Intel prepara uma mudança relevante na gestão de memória cache para a próxima arquitetura de processadores. Uma fuga de informação partilhada por Jaykihn indica que a empresa não vai cortar a capacidade de cache L3 em determinados modelos Intel Nova Lake quando um dos aglomerados de núcleos de eficiência (E-Cores) é desativado de fábrica.
Manutenção da cache L3 nos modelos intermédios
Em gerações anteriores, a desativação de um bloco de quatro E-Cores resultava invariavelmente na perda da cache L3 física a ele associada. Nas novas configurações de 8 P-Cores, 12 E-Cores e 4 LP-E Cores, a fabricante desativa o bloco de processamento mas mantém operacionais os 3 MB de cache L3 correspondentes.
Desta forma, a variante com 24 núcleos de processamento conserva os mesmos 36 MB de cache L3 total presentes no silício completo de 28 núcleos, em vez de descer para os 33 MB habitualmente estipulados. No cenário dos videojogos, esta decisão impede perdas na taxa de fotogramas por segundo, rentabilizando a área de memória de acesso rápido para alimentar os P-Cores de elevado rendimento com menor consumo energético.
Estratégia estende-se aos chips de entrada e portáteis
A mesma abordagem de projeto aplica-se às gamas inferiores da família. O modelo configurado com 4 P-Cores, 4 E-Cores e 4 LP-E Cores vai conservar 18 MB de cache L3, mantendo o valor da versão com 8 E-Cores em vez de sofrer uma redução para 15 MB.
Existem variações nesta distribuição conforme a matriz de silício utilizada. A versão constituída por 6 P-Cores, 12 E-Cores e 4 LP-E Cores fixa-se nos 27 MB de cache L3, corrigindo a estimativa inicial de 30 MB. Esta preservação da memória L3 chega igualmente à linha de processadores para portáteis de alto rendimento Nova Lake-HX.
A retenção da cache L3 convencional atua de forma independente do desenvolvimento da tecnologia bLLC (Big Last-Level Cache), concebida para rivalizar com os processadores 3D V-Cache da AMD. Embora ambas as soluções possam coexistir em vertentes específicas da futura série Core Ultra 400, a garantia de manter a cache L3 intacta em chips com menor contagem de núcleos ativos reforça a competitividade em tarefas onde a rapidez de resposta da memória RAM é determinante.
Nenhum comentário
Seja o primeiro!