A SK Hynix e a SanDisk oficializaram durante a conferência FMS 2026 as primeiras especificações do padrão High Bandwidth Flash (HBF). Trata-se de uma nova arquitetura de memória baseada em tecnologia NAND Flash, criada para colocar capacidades elevadas significativamente mais próximas dos processadores e das unidades de processamento gráfico. O projeto arranca já com o apoio de nomes de relevo no setor de semicondutores e inteligência artificial, como a Google e a Tenstorrent.
Ponte direta entre processadores e armazenamento
O novo formato foi pensado para preencher a lacuna existente entre os módulos de memória de alta largura de banda (HBM) e as unidades de armazenamento SSD de nível empresarial. A tecnologia HBM mantém o seu papel no processamento de dados críticos que exigem latência mínima e desempenho absoluto. Em contrapartida, a HBF passa a acolher grandes modelos de dados, bases de dados volumosas e estruturas de cache, evitando que o sistema tenha de solicitar repetidamente essa informação ao armazenamento principal através do barramento tradicional.
A especificação inicial define estruturas físicas compostas por pilhas de oito ou dezasseis dies NAND Flash, permitindo alcançar uma capacidade máxima de 512 GB por módulo. Embora fique abaixo dos limites dos SSDs atuais, este volume supera largamente a densidade oferecida pelos chips HBM, tornando-se uma alternativa viável e economicamente atrativa para centros de dados e servidores de inferência.
Três níveis de desempenho e ligação aberta via UCIe
A escala de rendimento do padrão HBF divide-se em três categorias de desempenho: Grade 1, Grade 2 e Grade 3. O débito de transferência situa-se entre os 0,4 TB/s no patamar mais acessível e os 3 TB/s na configuração mais avançada. Esta flexibilidade permite que cada construtor adapte o consumo de energia, a largura de banda e o formato físico de acordo com as exigências do acelerador onde o módulo for instalado.
A comunicação com os processadores centrais e gráficos é realizada através da interface aberta Universal Chiplet Interconnect Express (UCIe). A adoção deste padrão de interligação evita a dependência de tecnologias proprietárias, permitindo que outros fabricantes desenvolvam ecossistemas, controladores e componentes totalmente compatíveis. As especificações foram disponibilizadas através do Open Compute Project, ficando acessíveis a toda a indústria para apoio ao desenvolvimento de futuras gerações de hardware.
Nenhum comentário
Seja o primeiro!