A indústria dos semicondutores tem procurado constantemente formas de reduzir o tamanho dos componentes para aumentar a capacidade de processamento, mas os limites físicos estão cada vez mais próximos. No entanto, uma equipa de investigadores demonstrou uma abordagem diferente e promissora para o empilhamento vertical de transistores em várias camadas diretamente no mesmo chip, conforme revelado num estudo da Universidade de Illinois. Ao invés de juntar matrizes separadas, os cientistas conseguiram criar três camadas empilhadas com 625 transistores cada, alcançando uma taxa de sucesso no fabrico entre 98 e 100 porcento.
O segredo das nanomembranas a baixas temperaturas
A grande barreira neste tipo de processo de construção reside no calor. Tradicionalmente, a criação de circuitos de silício de alta qualidade exige temperaturas a rondar os 1000 graus Celsius, um valor térmico que destruiria por completo as camadas inferiores já construídas com ligações metálicas.
Para contornar esta limitação de fabrico, a equipa recorreu a transistores que não necessitam de tratamento térmico posterior e utilizou nanomembranas de silício monocristalino extremamente finas, com 10 nanómetros ou menos de espessura. Este método singular permitiu que a união de toda a estrutura fosse realizada a temperaturas de 200 graus ou menos, mantendo intacta a integridade da base do circuito inicial.
Um avanço estrutural face aos métodos da Intel e AMD
Os resultados práticos desta inovação evidenciam densidades de corrente equivalentes às dos métodos convencionais de alta temperatura, mas destacam-se por apresentar um desempenho significativamente superior a outros dispositivos monolíticos construídos com materiais alternativos. A estrutura validou também ligações verticais para circuitos lógicos funcionais.
Quando comparado com soluções baseadas em arquiteturas unidas posteriormente, como os blocos modulares da Intel ou a tecnologia 3D V-Cache da AMD, a diferença física é acentuada. Nestes casos habituais do mercado, as fabricantes juntam peças independentes e finalizadas através de ligações num mesmo substrato de forma a ganhar capacidade e eficiência.
A técnica agora revelada altera este conceito e muda a construção a partir do interior da peça. A nova camada de transistores é fabricada diretamente em cima da camada anterior, com um alinhamento preciso ao nível dos nanómetros, resultando numa conectividade entre os níveis dezenas a centenas de vezes superior à do formato habitual. Este marco sugere que o futuro da evolução do hardware vai deixar de passar apenas pela união de componentes inteiros, focando-se no apilamento contínuo das próprias bases de silício para manter o rumo traçado pela Lei de Moore.
Nenhum comentário
Seja o primeiro!