O CEO e cofundador da NVIDIA, Jensen Huang, revelou que a empresa tenciona apresentar um chip surpreendente a nível mundial no evento GTC 2026, agendado para o próximo mês. A informação foi partilhada durante uma entrevista exclusiva ao The Korea Economic Daily, após um jantar com engenheiros da SK Hynix em Santa Clara. Mostrando-se confiante para o evento que decorre a 16 de março em San Jose, o executivo sugeriu que o novo hardware leva as leis atuais da física ao seu limite.
A aposta na arquitetura Rubin
Embora o CEO não tenha mencionado um nome específico para o produto, a indústria aponta para novidades baseadas na arquitetura Rubin. Esta tecnologia começou a ser mencionada em junho de 2024 na Computex e foi formalmente apresentada no GTC 2025, tendo a empresa exibido hardware físico no mês passado durante a feira CES.
O grande foco desta arquitetura passa por eliminar os estrangulamentos de memória através da integração de memória de alta largura de banda (HBM4). Os relatos indicam que a marca está a colaborar estreitamente com a SK Hynix para empilhar esta memória diretamente na matriz lógica da placa gráfica. Este avanço pode resultar no chip produzido em massa mais complexo de toda a história.
A sombra do projeto Feynman e a concorrência
Apesar de ser uma hipótese menos provável, existe também a possibilidade de um vislumbre antecipado da arquitetura Feynman. Esta é a plataforma desenhada para suceder à Rubin por volta de 2028 e foi adicionada ao roteiro da fabricante no GTC de 2025. Rumores indicam que o objetivo é contornar o limite da Lei de Moore com tecnologias como a fotónica de silício, que recorre à luz para a transferência de dados em vez de eletricidade, e será construída no processo de fabrico A16 (1,6 nm) da TSMC. Se Huang mostrar um protótipo funcional desta tecnologia com dois anos de antecedência, isso encaixaria perfeitamente na definição de uma surpresa.
A promessa de um chip revolucionário surge numa altura em que a pressão da concorrência se intensifica, com rivais como a AMD e as soluções de silício personalizadas desenvolvidas pela Google (TPU), Amazon (Trainium) e Microsoft (Maia). Estes processadores começaram a encurtar a distância de desempenho em cargas de trabalho específicas, oferecendo alternativas reais aos clientes. Existe ainda um receio crescente na indústria da inteligência artificial de que o progresso tenha atingido uma barreira de escalabilidade, onde a simples adição de mais placas gráficas oferece retornos cada vez menores na inteligência dos modelos.
Nenhum comentário
Seja o primeiro!