A AMD registou recentemente uma nova patente focada em resolver um dos grandes desafios internos da arquitetura dos processadores. O objetivo passa por encontrar uma forma de "dobrar" o Ficheiro de Registos Físicos, conhecido como PRF, para permitir que as CPU e GPU possam crescer verticalmente com a tecnologia 3D V-Cache, mantendo a latência e a frequência totalmente otimizadas. Os detalhes técnicos desta inovação foram revelados num documento partilhado no FreePatentsOnline.
O desafio estrutural do crescimento vertical
Para compreender a importância desta patente, é preciso olhar para o interior do processador. O PRF funciona no coração do núcleo, alimentando a lógica de execução e recebendo resultados de forma constante, sendo o local onde os dados reais são guardados durante a execução de instruções. O software tradicional não lida diretamente com este ficheiro, recorrendo a registos lógicos que a microarquitetura depois distribui fisicamente para garantir o paralelismo interno e evitar conflitos.
O problema surge quando se tenta aumentar a escala destes componentes. Um PRF maior significa que as rotas de comunicação se alongam e algumas posições ficam mais distantes da unidade lógica e aritmética, o que pode prejudicar o sinal. A patente da AMD ambiciona contrariar esta limitação, permitindo empilhar mais chips sem sacrificar o consumo energético, o custo de produção ou a frequência.
Ficheiro de registos dobrado
A solução apresentada consiste num ficheiro de registos dobrado, o que não significa dobrar fisicamente o componente, mas sim dividi-lo em duas ou mais partes distribuídas entre os diferentes chips empilhados. Estas porções mantêm uma organização simétrica e são acedidas através de um esquema de endereçamento onde bits extra indicam em que camada se encontra a informação. Uma divisão em duas partes requer apenas um bit extra, enquanto quatro partes necessitam de dois bits, e assim sucessivamente, à semelhança do que já foi feito com a memória cache L3.
Nas CPU, esta abordagem traduz-se numa maior capacidade de alojar instruções ativas e numa margem superior para núcleos maiores, evitando que a latência se torne um obstáculo. Nas GPU, um ficheiro de registos mais escalável alivia a pressão nas cargas de computação mais pesadas, melhorando o paralelismo. A estratégia facilita também a produção nas fábricas da TSMC e posiciona-se como uma resposta arquitetónica direta à Intel e às suas soluções Foveros 3D Direct e bLLC integradas no Nova Lake.
Nenhum comentário
Seja o primeiro!